Beschreibung

Die STM32H750xB Bausteine basieren auf dem leistungsstarken Arm Cortex-M7 32-Bit RISC-Kern, der mit bis zu 480 MHz arbeitet. Der Cortex-M7 Kern verfügt über eine Fließkommaeinheit (FPU), die Arm-Befehle und Datentypen mit doppelter Genauigkeit (IEEE 754-konform) und einfacher Genauigkeit unterstützt. STM32H750xB-Bausteine unterstützen einen vollständigen Satz von DSP-Befehlen und eine Memory Protection Unit (MPU) zur Verbesserung der Anwendungssicherheit.

STM32H750xB-Bausteine verfügen über eingebettete Hochgeschwindigkeitsspeicher mit einem Flash-Speicher von 128 KByte, bis zu 1 MByte RAM (einschließlich 192 KByte TCM-RAM, bis zu 864 KByte Benutzer-SRAM und 4 KByte Backup-SRAM) sowie eine umfangreiche Palette an erweiterten E/As und Peripheriegeräten, die an APB-Busse, AHB-Busse, eine 2×32-Bit-Multi-AHB-Busmatrix und eine mehrschichtige AXI-Verbindung angeschlossen sind, die internen und externen Speicherzugriff unterstützt.

Alle Bausteine bieten drei ADCs, zwei DACs, zwei Komparatoren mit extrem niedrigem Stromverbrauch, eine stromsparende RTC, einen hochauflösenden Timer, 12 universelle 16-Bit-Timer, zwei PWM-Timer zur Motorsteuerung, fünf stromsparende Timer, einen echten Zufallszahlengenerator (RNG) und eine kryptografische Beschleunigungszelle. Die Bausteine unterstützen vier digitale Filter für externe Sigma-Delta-Modulatoren (DFSDM). Sie verfügen außerdem über Standard- und erweiterte Kommunikationsschnittstellen.

  • Standard-Peripheriegeräte

- Vier I2Cs

- Vier USARTs, vier UARTs und ein LPUART

- Sechs SPIs, drei I2Ss im Halbduplex-Modus. Um eine Genauigkeit der Audioklasse zu erreichen, können die I2S-Peripheriegeräte durch eine dedizierte interne Audio-PLL oder durch einen externen Taktgeber getaktet werden, um eine Synchronisation zu ermöglichen.

- Vier serielle SAI-Audioschnittstellen

- Eine SPDIFRX-Schnittstelle

- Ein SWPMI (Single Wire Protocol Master Interface)

- Management Data Input/Output (MDIO)-Slaves

- Zwei SDMMC-Schnittstellen

- Eine USB OTG Full-Speed- und eine USB OTG High-Speed-Schnittstelle mit Full-Speed-Fähigkeit (mit dem ULPI)

- Ein FDCAN plus eine TT-FDCAN-Schnittstelle

- Eine Ethernet-Schnittstelle

- Chrom-ART-Beschleuniger

- HDMI-CEC

  • Erweiterte Peripheriegeräte einschließlich

- Eine flexible Speichersteuerung (FMC) Schnittstelle

- Eine Quad-SPI-Flash-Speicher-Schnittstelle

- Eine Kamera-Schnittstelle für CMOS-Sensoren

- Ein LCD-TFT-Display-Controller

- Ein JPEG-Hardware-Kompressor/Dekompressor

 

Arm Cortex-M7 mit FPU

Der Arm Cortex-M7 mit Doppelpräzisions-FPU-Prozessor ist die neueste Generation der Arm-Prozessoren für eingebettete Systeme. Er wurde entwickelt, um eine kostengünstige Plattform zu bieten, die den Anforderungen der MCU-Implementierung gerecht wird, mit einer reduzierten Pinanzahl und optimiertem Stromverbrauch, während er gleichzeitig eine hervorragende Rechenleistung und eine niedrige Interrupt-Latenz aufweist.

Der Cortex-M7-Prozessor ist ein hocheffizienter Hochleistungsprozessor:

  • Sechsstufige Dual-Issue-Pipeline
  • Dynamische Zweigvorhersage
  • Harvard-Architektur mit L1-Caches (16 Kbytes I-Cache und 16 Kbytes D-Cache)
  • 64-Bit AXI-Schnittstelle
  • 64-Bit-ITCM-Schnittstelle
  • 2×32-Bit DTCM-Schnittstellen

Die folgenden Speicherschnittstellen werden unterstützt:

  • Getrennte Befehls- und Datenbusse (Harvard-Architektur) zur Optimierung der CPU-Latenzzeit
  • Tightly Coupled Memory (TCM) Schnittstelle für schnelle und deterministische SRAM-Zugriffe
  • AXI-Bus-Schnittstelle zur Optimierung von Burst-Übertragungen
  • Dedizierter AHB-Lite-Peripheriebus (AHBP) mit niedriger Latenz für den Anschluss an Peripheriegeräte.

Der Prozessor unterstützt eine Reihe von DSP-Befehlen, die eine effiziente Signalverarbeitung und die Ausführung komplexer Algorithmen ermöglichen.

Er unterstützt außerdem eine FPU (Floating Point Unit) mit einfacher und doppelter Genauigkeit und beschleunigt die Softwareentwicklung durch die Verwendung von Entwicklungswerkzeugen für Metasprachen, wobei eine Sättigung vermieden wird.

 

Speicherschutzeinheit (MPU)

Die Speicherschutzeinheit (MPU) verwaltet die Zugriffsrechte der CPU und die Attribute der Systemressourcen. Sie muss vor der Verwendung programmiert und aktiviert werden. Ihr Hauptzweck besteht darin, zu verhindern, dass ein nicht vertrauenswürdiges Benutzerprogramm versehentlich Daten beschädigt, die vom Betriebssystem und/oder von einer privilegierten Aufgabe verwendet werden, aber auch um Datenprozesse oder Speicherbereiche mit Leseschutz zu schützen.

Die MPU definiert Zugriffsregeln für privilegierte Zugriffe und Benutzerprogrammzugriffe. Sie ermöglicht die Definition von bis zu 16 geschützten Bereichen, die wiederum in bis zu 8 unabhängige Unterbereiche unterteilt werden können, für die Adresse, Größe und Attribute der Bereiche konfiguriert werden können. Der Schutzbereich reicht von 32 Byte bis 4 Gbyte adressierbaren Speichers.

Wenn ein unberechtigter Zugriff erfolgt, wird eine Speicherverwaltungsausnahme erzeugt.