ALLGEMEINE BESCHREIBUNG

Der ADRF6780 ist ein Breitband-Mikrowellen-Aufwärtswandler in Silizium-Germanium-Bauweise (SiGe), der für Punkt-zu-Punkt-Mikrowellenfunkdesigns im Frequenzbereich von 5,9 GHz bis 23,6 GHz optimiert ist.

Der Aufwärtswandler bietet zwei Arten der Frequenzumsetzung. Das Gerät kann sowohl eine direkte Umwandlung von Basisband-I/Q-Eingangssignalen in Hochfrequenz (RF) als auch eine Einseitenband-(SSB)-Umwandlung von einer realen Zwischenfrequenz (IF)-Eingangsträgerfrequenz durchführen. Die Basisband-Eingänge sind hochohmig und werden in der Regel außerhalb des Chips mit 100 Ω Differentialabschlüssen abgeschlossen. Der Basisband-I/Q-Eingangspfad kann deaktiviert werden und ein moduliertes reales ZF-Signal im Bereich von 0,8 GHz bis 3,5 GHz kann in den ZF-Eingangspfad eingespeist und auf 5,9 GHz bis 23,6 GHz hochkonvertiert werden, wobei das unerwünschte Seitenband typischerweise um mehr als 25 dBc unterdrückt wird. Die serielle Schnittstelle (SPI) ermöglicht eine Anpassung der Quadraturphaseneinstellung, um eine optimale Seitenbandunterdrückung zu erreichen. Darüber hinaus ermöglicht die SPI-Schnittstelle das Abschalten des Ausgangsleistungsdetektors, um den Stromverbrauch zu reduzieren, wenn eine Leistungsüberwachung nicht erforderlich ist.

Der ADRF6780 Aufwärtswandler wird in einem kompakten, thermisch optimierten, 5 mm × 5 mm großen LFCSP-Gehäuse geliefert. Der ADRF6780 arbeitet in einem Temperaturbereich von -40°C bis +85°C.

 

FEATURES

Breitbandiger RF-Ausgangsfrequenzbereich: 5,9 GHz bis 23,6 GHz

Zwei Aufwärtskonvertierungsmodi

Direkte Umwandlung von Basisband I/Q in RF

Einseitenband-Aufwärtskonvertierung von echtem IF

LO-Eingangsfrequenzbereich: 5,4 GHz bis 14 GHz

LO-Verdoppler für bis zu 28 GHz

Abgestimmter 100 Ω symmetrischer RF-Ausgang, LO-Eingang und IF-Eingang

Hochohmige Basisbandeingänge

Seitenbandunterdrückung und Optimierung der Trägerdurchführung

Variables Dämpfungsglied und Leistungsdetektor für die Steuerung der Sendeleistung

Programmierbar über 4-Draht-SPI-Schnittstelle

32-poliges, 5 mm × 5 mm LFCSP-Mikrowellengehäuse

 

ANWENDUNGEN

Punkt-zu-Punkt-Mikrowellenfunkgeräte

Radar, elektronische Kampfführungssysteme

Instrumentierung, automatische Testgeräte (ATE)

 

ARBEITSTHEORIE

Der ADRF6780 ist ein Breitband-Mikrowellen-Aufwärtswandler, der für Punkt-zu-Punkt-Mikrowellenfunkdesigns im Frequenzbereich von 5,9 GHz bis 23,6 GHz optimiert ist. Der ADRF6780 wird über ein SPI programmiert.

 

LO EINGABE PFAD

Der LO-Eingangspfad arbeitet von 5,4 GHz bis 14 GHz mit einem LO-Amplitudenbereich von -6 dBm bis +6 dBm. Er ist aus zwei Modi aufgebaut: ×1-Modus (Register 0x03, Bit 2), der eine LO-Ausgangsfrequenz liefert, die der LO-Eingangsfrequenz entspricht, und ×2-Modus (Register 0x03, Bit 3), der die LO-Ausgangsfrequenz gegenüber der LO-Eingangsfrequenz verdoppelt. Beachten Sie, dass bei der Aktivierung des LO ×2-Modus (Register 0x03, Bit 3) der LO ×1-Modus (Register 0x03, Bit 2) deaktiviert sein muss.

Der LO-Pfad ist so konzipiert, dass er differentiell arbeitet. LOIP und LOIN sind die Eingänge zum LO-Pfad. Es wird empfohlen, den ADRF6780 mit einem LO-Differenzeingang zu verwenden, um die beste Leistung zu erzielen.

 

SCHNITTSTELLE ZUM SERIELLEN ANSCHLUSS (SPI)

Der SPI des ADRF6780 ermöglicht es dem Benutzer, das Gerät über einen 4-poligen SPI-Port für bestimmte Funktionen oder Operationen zu konfigurieren. Diese Schnittstelle bietet dem Anwender zusätzliche Flexibilität und Anpassungsmöglichkeiten. Der SPI besteht aus vier Steuerleitungen: SCLK, SDIN, SDTO und SEN.

Das Protokoll des ADRF6780 besteht aus einem Schreib-/Lesebit, gefolgt von sechs Registeradressbits, 16 Datenbits und einem Paritätsbit. Sowohl die Adress- als auch die Datenfelder sind zuerst mit dem MSB organisiert und enden mit dem niederwertigsten Bit (LSB). Zum Schreiben setzen Sie das erste Bit auf 0 und zum Lesen setzen Sie dieses Bit auf 1.

Die Abtastung des Schreibzyklus muss mit der steigenden Flanke erfolgen. Die 16 Bits der seriellen Schreibdaten werden von MSB zu LSB eingeschoben. Der logische Eingangspegel des ADRF6780 für den Schreibzyklus unterstützt eine 1,8-V-Schnittstelle.

Bei einem Lesezyklus werden bis zu 16 Bits der seriellen Lesedaten herausgeschoben, das MSB zuerst. Nach der Verschiebung der 16 Datenbits wird das Paritätsbit verschoben. Der logische Ausgangspegel für einen Lesezyklus beträgt 1,8 V.

Das Paritätsbit folgt immer der Richtung der Daten. Wenn die Parität nicht verwendet wird, sendet die übertragende Seite eine Null anstelle der Parität. Die Parität ist ungerade, d.h. die Gesamtzahl der während eines Befehls übertragenen Einsen, einschließlich des Lese-/Schreibbits, des Adressbits, des Datenbits und des Paritätsbits, muss ungerade sein.