Beschreibung

Der LTC2268-14 ist ein zweikanaliger 14-Bit-A/D-Wandler mit simultaner Abtastung, der für die Digitalisierung von Hochfrequenzsignalen mit großem Dynamikbereich entwickelt wurde. Sie eignen sich perfekt für anspruchsvolle Kommunikationsanwendungen mit einer AC-Leistung von 73,1dB SNR und 88dB spurious free dynamic range (SFDR). Der ultraniedrige Jitter von 0,15psRMS ermöglicht die Unterabtastung von ZF-Frequenzen mit exzellentem Rauschverhalten. Die DC-Spezifikationen umfassen ±1LSB INL (typ), ±0,3LSB DNL (typ) und keine fehlenden Codes über die Temperatur. Das Übergangsrauschen liegt bei niedrigen 1,2LSBRMS. Die digitalen Ausgänge sind serielle LVDS, um die Anzahl der Datenleitungen zu minimieren. Jeder Kanal gibt zwei Bits auf einmal aus (2-Lane-Modus). Bei niedrigeren Abtastraten gibt es eine Option für ein Bit pro Kanal (1-Lane-Modus). Die LVDS-Treiber verfügen über eine optionale interne Terminierung und einstellbare Ausgangspegel, um eine saubere Signalintegrität zu gewährleisten. Die ENC+ und ENC- Eingänge können differentiell oder unsymmetrisch mit einem Sinus-, PECL-, LVDS-, TTL- oder CMOS-Eingang betrieben werden. Ein interner Taktstabilisator ermöglicht eine hohe Leistung bei voller Geschwindigkeit für eine breite Palette von Taktzyklen.

 

Eigenschaften

2-Kanal ADC mit gleichzeitiger Abtastung

73.1dB SNR

88dB SFDR

Niedrige Leistung: 299mW/243mW/203mW Gesamt

150mW/121mW/101mW pro Kanal

Einzelne 1,8V Versorgung

Serielle LVDS-Ausgänge: 1 oder 2 Bits pro Kanal

Wählbare Eingangsbereiche: 1VP-P bis 2VP-P 800MHz volle Leistungsbandbreite S/H

Abschalt- und Nickerchen-Modi

Serieller SPI-Anschluss für die Konfiguration

Pin-kompatible 14-Bit- und 12-Bit-Versionen

40-Pin (6mm × 6mm) QFN-Gehäuse

 

Anwendungen

Kommunikation

Zelluläre Basisstationen

Softwaredefinierte Funkgeräte

Tragbare medizinische Bildgebung

Mehrkanalige Datenerfassung

Zerstörungsfreie Prüfung

 

Informationen zu Anwendungen

KONVERTERBETRIEB

Der LTC2268-14 ist ein stromsparender 2-Kanal, 14-Bit, 125Msps/105Msps/80Msps A/D-Wandler, der mit einer einzigen 1,8V-Versorgung betrieben wird. Die analogen Eingänge sollten differenziell betrieben werden. Der Kodiereingang kann für eine optimale Jitter-Performance differentiell oder für einen geringeren Stromverbrauch unsymmetrisch betrieben werden. Um die Anzahl der Datenleitungen zu minimieren, sind die digitalen Ausgänge serielle LVDS. Jeder Kanal gibt zwei Bits auf einmal aus (2-Lane-Modus). Bei niedrigeren Abtastraten gibt es eine Option mit einem Bit pro Kanal (1-Lane-Modus). Viele zusätzliche Funktionen können durch die Programmierung der Modussteuerungsregister über einen seriellen SPI-Port ausgewählt werden.

 

ANALOGER EINGANG

Die analogen Eingänge sind differentielle CMOS Sample-and-Hold-Schaltungen. Die Eingänge sollten differenziell um eine Gleichtaktspannung herum betrieben werden, die durch die VCM1- oder VCM2-Ausgangspins festgelegt wird, die nominell VDD/2 sind. Für den 2V-Eingangsbereich sollten die Eingänge von VCM - 0,5V bis VCM + 0,5V schwingen. Zwischen den Eingängen sollte ein Phasenunterschied von 180° bestehen.

Die beiden Kanäle werden gleichzeitig von einer gemeinsamen Codierschaltung abgetastet.

 

EINGANGSSTEUERUNGSSCHALTUNGEN

Eingabe-Filterung

Wenn möglich, sollte direkt an den analogen Eingängen ein RC-Tiefpassfilter vorhanden sein. Dieser Tiefpassfilter isoliert den Treiberschaltkreis von der A/D-Abtast- und Halteschaltung und begrenzt außerdem das Breitbandrauschen des Treiberschaltkreises. Die Werte der RC-Komponenten sollten auf der Grundlage der Eingangsfrequenz der Anwendung gewählt werden.

Testmuster für digitalen Ausgang

Um einen In-Circuit-Test der digitalen Schnittstelle zum A/D zu ermöglichen, gibt es einen Testmodus, der die A/D-Datenausgänge (D13-D0) beider Kanäle auf bekannte Werte zwingt. Die Testmuster für die digitalen Ausgänge werden durch serielle Programmierung der Modus-Steuerregister A3 und A4 aktiviert. Wenn sie aktiviert sind, haben die Testmuster Vorrang vor allen anderen Formatierungsmodi: 2er-Komplement und Zufallsgenerator.

Ausgang deaktivieren

Die digitalen Ausgänge können durch serielle Programmierung des Modus-Steuerregisters A2 deaktiviert werden. Der Stromantrieb für alle digitalen Ausgänge einschließlich DCO und FR wird deaktiviert, um Strom zu sparen oder In-Circuit-Tests zu ermöglichen. Wenn sie deaktiviert sind, wird der Gleichtakt jedes Ausgangspaares hochohmig, aber die differentielle Impedanz kann niedrig bleiben.

Schlaf- und Nickerchenmodi

Der A/D kann in den Schlaf- oder Nickerchenmodus versetzt werden, um Strom zu sparen. Im Schlafmodus wird der gesamte Chip abgeschaltet, was zu einer Leistungsaufnahme von 1mW führt. Der Schlafmodus wird durch das Modus-Steuerregister A1 (serieller Programmiermodus) oder durch SDI (paralleler Programmiermodus) aktiviert. Die Zeit, die benötigt wird, um aus dem Schlafmodus zu erwachen, hängt von der Größe der Bypass-Kondensatoren an VREF, REFH und REFL ab. Im Schlafmodus kann eine beliebige Kombination von A/D-Kanälen abgeschaltet werden, während die internen Referenzschaltungen und die PLL aktiv bleiben, was ein schnelleres Aufwachen als aus dem Schlafmodus ermöglicht. Das Wiederaufwachen aus dem Schlafmodus erfordert mindestens 100 Taktzyklen. Wenn die Anwendung eine sehr genaue DC-Einschwingzeit erfordert, sollten Sie zusätzliche 50µs einplanen, damit sich die On-Chip-Referenzen auf die leichte Temperaturverschiebung einstellen können, die durch die Änderung des Versorgungsstroms beim Verlassen des Schlafmodus verursacht wird. Der Nap-Modus wird durch das Modus-Steuerregister A1 im seriellen Programmiermodus aktiviert.