MAX3280EAUK+T

Allgemeine Beschreibung

Die MAX3280E/MAX3281E/MAX3283E/MAX3284E sind Einzelempfänger für die RS-485 und RS-422 Kommunikation. Diese Bausteine garantieren Datenraten von bis zu 52Mbps, sogar mit einer 3V-Spannungsversorgung. Dank der ausgezeichneten Ausbreitungsverzögerung (max. 15ns) und der Versatzzeit von Gehäuse zu Gehäuse (max. 8ns) sind diese Bausteine ideal für Multidrop-Taktverteilungsanwendungen.

Die MAX3280E/MAX3281E/MAX3283E/MAX3284E verfügen über eine echte Fail-Safe-Schaltung, die einen logisch hohen Empfängerausgang garantiert, wenn die Empfängereingänge geöffnet oder kurzgeschlossen sind. Der Empfängerausgang ist ein logischer High-Wert, wenn alle Sender an einem abgeschlossenen Bus deaktiviert sind (hohe Impedanz). Diese Geräte verfügen über eine 1/4-Einheitslast-Empfänger-Eingangsimpedanz, so dass bis zu 128 Empfänger auf demselben Bus möglich sind.

Der MAX3280E ist ein Einzelempfänger in einem 5-poligen SOT23-Gehäuse.

Anwendungen

Taktverteilung

Telekommunikationsgestelle

Basisstationen

Industrielle Steuerung

Lokale Netzwerke

Automobilindustrie

Vorteile und Merkmale

ESD-Schutz:

±15kV Menschliches Körpermodell

±6kV IEC 1000-4-2, Kontaktentladung

±12kV IEC 1000-4-2, Luftspaltentladung

Garantierte 52Mbps Datenrate

Garantierte 15ns Empfänger-Ausbreitungsverzögerung

Garantierte 2ns Empfangsverzögerung

Garantierte 8ns Package-to-Package Skew Zeit

VL Pin für Anschluss an FPGAs/ASICs

Erlaubt bis zu 128 Transceiver auf dem Bus (1/4-Einheitslast)

Winziges SOT23-Gehäuse

Echter Fail-Safe-Empfänger

-7V bis +12V Gleichtaktbereich

3V bis 5.5V Stromversorgungsbereich

Enable (High und Low) Pins für redundanten Betrieb

Dreistufen-Ausgangsstufe (MAX3281E/MAX3283E)

Thermischer Schutz gegen Kurzschluss am Ausgang

AEC-Q100 (nur MAX3280EAUK/V+)

Detaillierte Beschreibung

Die MAX3280E/MAX3281E/MAX3283E/MAX3284E sind einzelne, wirklich ausfallsichere Empfänger, die für Datenraten von bis zu 52Mbps ausgelegt sind. Die ausfallsichere Architektur garantiert ein hohes Ausgangssignal, wenn beide Eingangsanschlüsse offen oder kurzgeschlossen sind. Siehe den Abschnitt True Fail-Safe. Diese Funktion sorgt für einen stabilen und vorhersehbaren logischen Ausgangszustand bei jedem Sender, der die Leitung ansteuert. Diese Empfänger funktionieren mit einer Versorgungsspannung von 3,3V oder 5V und zeichnen sich durch exzellente Laufzeitverzögerungen (15ns) aus.

Der MAX3280E ist ein Einzelempfänger in einem 5-poligen SOT23-Gehäuse. Der MAX3281E (EN, aktiv high) und der MAX3283E (EN, aktiv low) sind Einzel-Empfänger, die ebenfalls einen Enable-Pin enthalten. Sowohl der MAX3281E als auch der MAX3283E sind in einem 6-poligen SOT23-Gehäuse erhältlich. Der MAX3284E ist ein einzelner Empfänger, der einen VL-Pin enthält, der die Kommunikation mit Low-Level-Logik in digitalen FPGAs ermöglicht. Der MAX3284E ist in einem 6-poligen SOT23-Gehäuse erhältlich.

Die Low-Level-Logikanwendung des MAX3284E erlaubt es dem Benutzer, die Logikpegel einzustellen. Ein logischer High-Pegel von 1,65V begrenzt die maximale Datenrate auf 20Mbps.

±15kV ESD-Schutz

Die Empfänger-Eingangsstifte sind mit ESD-Schutzstrukturen versehen, um sie vor ESD zu schützen, die bei der Handhabung und Montage auftreten. Die Empfängereingänge (A, B) des MAX3280E/MAX3281E/MAX3283E/MAX3284E verfügen über einen zusätzlichen Schutz gegen statische Elektrizität, die im normalen Betrieb auftritt. Die Ingenieure von Maxim haben modernste Strukturen entwickelt, um diese Pins gegen ±15kV ESD zu schützen, ohne sie zu beschädigen. Nach einem ESD-Ereignis arbeitet diese Familie von Bauteilen ohne Latchup weiter. Der ESD-Schutz kann auf verschiedene Weise getestet werden. Die Empfängereingänge sind für den Schutz gegen Folgendes charakterisiert:

±15kV unter Verwendung des Human Body Model

±6kV unter Verwendung der Kontaktentladungsmethode gemäß IEC 1000-4-2 (früher IEC 801-2)

±12kV unter Verwendung der in IEC 1000-4-2 (ehemals IEC 801-2) spezifizierten Methode der Luftspaltentladung

Echte Ausfallsicherheit

Die MAX3280E/MAX3281E/MAX3283E/MAX3284E garantieren einen Logic-High-Empfängerausgang, wenn die Empfängereingänge kurzgeschlossen oder offen sind oder wenn sie mit einer abgeschlossenen Übertragungsleitung verbunden sind und alle Treiber deaktiviert sind. Dieser garantierte logische High-Wert wird erreicht, indem die Empfängerschwelle zwischen -50mV und -200mV eingestellt wird. Wenn die differentielle Empfänger-Eingangsspannung (VA - VB) größer oder gleich -50mV ist, ist RO logisch hoch. Wenn (VA - VB) kleiner als oder gleich -200mV ist, ist RO logisch niedrig.

Im Falle eines abgeschlossenen Busses, bei dem alle Sender deaktiviert sind, wird die differentielle Eingangsspannung des Empfängers durch den Abschluss auf Masse gezogen. Dies führt zu einem logischen High mit einem minimalen Rauschabstand von 50mV. Im Gegensatz zu früheren Fail-Safe-Bausteinen entspricht der Schwellenwert von -50mV bis -200mV dem EIA/TIA-485-Standard von ±200mV.