Beschreibung

Dieser duale Schmitt-Trigger-Puffer ist für 1,65V bis 5,5-V-Volt ausgelegt.CC Operation.
Der SN74LVC2G17-Baustein enthält zwei Puffer und führt die boolesche Funktion Y = A aus. Der Baustein funktioniert wie zwei unabhängige Puffer, kann aber aufgrund der Schmitt-Aktion unterschiedliche Eingangsschwellenwerte für positiv gehende (VT+) und negativ-gehend (VT-) Signale. Die NanoFree™-Gehäusetechnologie ist ein wichtiger Durchbruch bei IC-Gehäusekonzepten, bei denen der Chip als Gehäuse dient.
Dieses Gerät ist vollständig spezifiziert für Partial-Power-Down-Anwendungen mit Iaus. Der Iaus Schaltung deaktiviert die Ausgänge und verhindert so einen schädlichen Stromrückfluss durch das Gerät, wenn es ausgeschaltet wird.

 

Eigenschaften

- Schmitt-Trigger-Eingänge bieten Hysterese
- Erhältlich im NanoFree™-Gehäuse von Texas Instruments
- Unterstützt 5-V VCC Operation
- Eingänge akzeptieren Spannungen bis 5,5 V
- Maxtpd von 5,4 ns bei 3,3 V
- Niedriger Stromverbrauch, 10-μA Max ICC
- ±24-mA Ausgangsleistung bei 3,3 V
- Typisch VOLP (Output Ground Bounce) < 0,8 V bei VCC = 3,3 V, TA = 25°C
- Typisch VOHV (Ausgang VOH Unterschwingung) > 2 Vat VCC = 3,3 V, TA = 25°C
- Iaus Unterstützt Live-Insertion, Partial-Power-Down-Modus und Back-Drive-Schutz
- Latch-Up Leistung übersteigt 100 mA gemäß JESD 78, Klasse II
- ESDProtection übertrifft JESD 22
- 2000-V Menschliches Körpermodell
- 1000-V Modell für geladene Geräte

 

Anwendungen

- AVEmpfänger
- Audio-Docks: Tragbar
- Blu-ray Player und Heimkino
- MP3Player/Rekorder
- Persönliche digitale Assistenten (PDAs)
- Stromversorgung: Telecom/Server AC/DC Versorgung: Einzelner Controller: Analog und digital
- Solid State Drives (SSDs): Client und Unternehmen
- Fernsehgeräte: LCD/Digital und High-Definition (HDTVs)
- Tablets: Unternehmen
- Videoanalyse: Server
- Kabellose Headsets, Tastaturen und Mäuse

 

Absolute Maximalwerte

(1) Belastungen, die über die unter Absolute Maximalwerte aufgeführten Werte hinausgehen, können zu dauerhaften Schäden am Gerät führen. Es handelt sich hierbei nur um Belastungswerte, und die Funktion des Geräts unter diesen oder anderen Bedingungen, die über die unter Empfohlene Betriebsbedingungen angegebenen hinausgehen, wird nicht vorausgesetzt. Wenn Sie das Gerät über einen längeren Zeitraum hinweg absoluten Höchstwerten aussetzen, kann dies die Zuverlässigkeit des Geräts beeinträchtigen.
(2) Die Nennwerte für die negative Eingangsspannung und die Ausgangsspannung dürfen überschritten werden, wenn die Nennwerte für den Eingangs- und Ausgangsstrom eingehalten werden.
(3)Der Wert von VCC finden Sie in der Tabelle Empfohlene Betriebsbedingungen.

 

ESD-Bewertungen

(1) Elektrostatische Entladung (ESD) zur Messung der Empfindlichkeit des Geräts und der Immunität gegenüber Schäden, die durch elektrostatische Entladungen am Fließband in das Gerät verursacht werden.
(2) Das JEDEC-Dokument JEP155 besagt, dass 500-V-HBM eine sichere Herstellung mit einem Standard-ESD-Kontrollprozess ermöglicht.
(3) Das JEDEC-Dokument JEP157 besagt, dass 250-V-CDM eine sichere Herstellung mit einem Standard-ESD-Kontrollprozess ermöglicht.

 

Übersicht

Die NanoFree™-Gehäusetechnologie ist ein wichtiger Durchbruch bei IC-Gehäusekonzepten, bei denen der Chip als Gehäuse dient.
Dieses Gerät ist vollständig spezifiziert für Partial-Power-Down-Anwendungen mit Iaus. Der Iaus Schaltung deaktiviert die Ausgänge und verhindert so einen schädlichen Stromrückfluss durch das Gerät, wenn es ausgeschaltet wird.

 

Merkmal Beschreibung

- 1,65 V bis 5,5 V Betriebsspannungsbereich
- Erlaubt die Übersetzung der Spannung nach unten
- 5Vbis3,3 V
- 5Voder3,3 Vbis 1,8 V
- Eingänge akzeptieren Spannungen bis 5,5 V
- 5-V-Toleranz am Eingangspin
- Ioff-Funktion
- Erlaubt Spannung an den Ein- und Ausgängen, wenn VCC ist 0 V
- Kann Leckage reduzieren, wenn VCC ist 0 V
- Der Schmitt-Trigger-Eingang kann die Rauschimmunität verbessern

 

Detaillierte Parameter Einführung

Informationen zur Anwendung

Der SN74LVC2G17-Baustein enthält zwei Puffer und führt die boolesche Funktion Y = A aus. Der Baustein funktioniert wie zwei unabhängige Puffer, kann aber aufgrund der Schmitt-Aktion unterschiedliche Eingangsschwellenwerte für positiv gehende (VT+) und negativ-gehend (VT-) Signale.

Design-Anforderungen

Dieses Gerät verwendet CMOS-Technologie und verfügt über einen symmetrischen Ausgangstreiber. Achten Sie darauf, Buskonflikte zu vermeiden, da er Ströme treiben kann, die die Maximalgrenzen überschreiten würden. Die Ausgänge können kombiniert werden, um eine höhere Ansteuerung zu erreichen, aber die hohe Ansteuerung führt auch zu schnelleren Flanken bei leichten Lasten, so dass das Routing und die Lastbedingungen berücksichtigt werden sollten, um Klingeln zu vermeiden.

Layout-Richtlinien

Wenn Sie Logikbausteine mit mehreren Bits verwenden, sollten die Eingänge nicht floaten. In vielen Fällen sind Funktionen oder Teile von Funktionen digitaler Logikbausteine ungenutzt. Einige Beispiele sind, wenn nur zwei Eingänge eines AND-Gatters mit drei Eingängen verwendet werden oder wenn nur 3 der 4 Puffergatter verwendet werden. Solche Eingangspins sollten nicht unbeschaltet bleiben, da die undefinierten Spannungen an den äußeren Anschlüssen zu undefinierten Betriebszuständen führen.