Descripción:

Las FPGA Intel® Cyclone® 10 LP están optimizadas para ofrecer bajo coste y baja potencia estática, lo que las hace ideales para aplicaciones de gran volumen y sensibles a los costes.

Los dispositivos Intel Cyclone 10 LP proporcionan un mar de puertas programables de alta densidad, recursos en placa y E/S de propósito general. Estos recursos satisfacen los requisitos de expansión de E/S e interconexión chip a chip. La arquitectura Intel Cyclone 10 LP se adapta a aplicaciones finales inteligentes y conectadas en muchos segmentos del mercado:

  • Industria y automoción
  • Radiodifusión, telefonía fija e inalámbrica
  • Informática y almacenamiento
  • Gobierno, ejército y sector aeroespacial
  • Medicina, consumo y energía inteligente

El potente y gratuito conjunto de herramientas de diseño Intel Quartus® Prime Lite Edition satisface las necesidades de varias clases de usuarios:

  • Diseñadores de FPGA existentes
  • Diseñadores de sistemas integrados que utilizan la FPGA con el procesador Nios® II
  • Estudiantes y aficionados que se inician en FPGA

Los usuarios avanzados que necesiten acceder a la suite IP Base completa pueden suscribirse a Intel Quartus Prime Standard Edition o adquirir la licencia por separado.

 

Características：

Tecnología

  • Tejido FPGA de bajo coste y bajo consumo
  • Opciones de tensión de núcleo de 1,0 V y 1,2 V
  • Disponible en grados de temperatura comercial, industrial y de automoción

Embalaje

  • Varios tipos de envases y huellas:

- FineLine BGA (FBGA)

- Paquete plano cuádruple delgado mejorado (EQFP)

- Ultra FineLine BGA (UBGA)

- Micro FineLine BGA (MBGA)

  • Múltiples densidades de dispositivos con capacidad de migración de patillas
  • Conformidad RoHS6

Arquitectura básica

  • Elementos lógicos (LE): tabla de consulta (LUT) de cuatro entradas y registro
  • Abundante enrutamiento/interconexión metálica entre todas las Les

Bloques de memoria interna

  • M9K-9-kilobits (Kb) de bloques de memoria SRAM integrados, conectables en cascada
  • Configurable como RAM (puerto único, puerto doble simple o puerto doble verdadero), búferes FIFO o ROM.

Bloques multiplicadores integrados

  • Un multiplicador de 18 × 18 o dos de 9 × 9, en cascada
  • Completo conjunto de IP DSP para aceleración algorítmica

Redes de relojes

  • Relojes globales que controlan todo el dispositivo y alimentan todos sus cuadrantes
  • Hasta 15 clavijas de reloj dedicadas que pueden controlar hasta 20 relojes globales

Lazos de fase bloqueada (PLL)

  • Hasta cuatro PLL de propósito general
  • Proporciona una sólida gestión y síntesis del reloj

E/S de propósito general (GPIO)

  • Compatible con varios estándares de E/S
  • Funciones de E/S programables
  • Emisores y receptores LVDS reales y emulados
  • Terminación en chip (OCT)

Mitigación SEU

Detección de SEU durante la configuración y el funcionamiento

Configuración

  • Serie activa (AS), serie pasiva (PS), paralelo pasivo rápido (FPP)
  • Esquema de configuración JTAG
  • Descompresión de datos de configuración
  • Actualización remota del sistema

 

Aplicaciones:

Industria y automoción
Radiodifusión, telefonía fija e inalámbrica
Informática y almacenamiento
Gobierno, ejército y sector aeroespacial
Medicina, consumo y energía inteligente

 

Elementos lógicos y bloques de matriz lógica

El LAB consta de 16 elementos lógicos (LE) y un bloque de control que abarca todo el LAB. Un LE es la unidad lógica más pequeña de la arquitectura del dispositivo Intel Cyclone 10 LP. Cada LE tiene cuatro entradas, una tabla de consulta (LUT) de cuatro entradas, un registro y lógica de salida. La LUT de cuatro entradas es un generador de funciones que puede implementar cualquier función con cuatro variables.

 

Multiplicadores integrados

Cada bloque multiplicador integrado en los dispositivos Intel Cyclone 10 LP admite un multiplicador individual de 18 × 18 bits o dos multiplicadores individuales de 9 × 9 bits. Puede conectar en cascada los bloques multiplicadores para formar estructuras lógicas más amplias o más profundas.

Puedes controlar el funcionamiento de los bloques multiplicadores incrustados utilizando las siguientes opciones:

  • Parametrice los núcleos IP relevantes con el editor de parámetros Intel Quartus Prime
  • Inferir los multiplicadores directamente con VHDL o Verilog HDL

Intel y sus socios ofrecen IP de DSP populares para los dispositivos Intel Cyclone 10 LP, entre ellos:

  • Respuesta al impulso finita (FIR)
  • Transformada rápida de Fourier (FFT)
  • Funciones de oscilador controlado numéricamente (NCO)

Para agilizar el flujo de diseño de DSP, la herramienta DSP Builder integra el software Intel Quartus Prime con los entornos de diseño Simulink y MATLAB de MathWorks.