DESCRIPCIÓN GENERAL

El AD7490 es un ADC de aproximación sucesiva de 12 bits, alta velocidad, bajo consumo y 16 canales. Funciona con una sola fuente de alimentación de 2,7 V a 5,25 V y ofrece velocidades de transferencia de hasta 1 MSPS. Contiene un amplificador de seguimiento y retención de bajo ruido y amplio ancho de banda que puede manejar frecuencias de entrada superiores a 1 MHz.
El proceso de conversión y la adquisición de datos se controlan mediante CS y la señal de reloj serie, lo que permite al dispositivo interactuar fácilmente con microprocesadores o DSP. La señal de entrada se muestrea en el flanco descendente de CS, y la conversión también se inicia en este punto. No hay retardos de canalización asociados a la pieza.
El AD7490 utiliza técnicas de diseño avanzadas para lograr una disipación de potencia muy baja a altas tasas de rendimiento. Para tasas de rendimiento máximas, el AD7490 consume sólo 1,8 mA con suministros de 3 V y 2,5 mA con suministros de 5 V.
Configurando los bits correspondientes en el registro de control, se puede seleccionar el rango de entrada analógica para que sea una entrada de 0 V a REFIN o una entrada de 0 V a 2 × REFIN, con codificación de salida binaria directa o de complemento a dos. El AD7490 dispone de 16 entradas analógicas single-ended con un secuenciador de canales que permite una selección preprogramada de canales a convertir secuencialmente. El tiempo de conversión viene determinado por la frecuencia SCLK, ya que ésta se utiliza también como reloj maestro para controlar la conversión.
El AD7490 está disponible en encapsulados LFCSP de 32 terminales y TSSOP de 28 terminales.

 

CARACTERÍSTICAS

Alta velocidad de transferencia: 1 MSPS
Especificado para VDD de 2,7 V a 5,25 V
Bajo consumo a velocidades máximas
-5,4 mW máximo a 870 kSPS con alimentación de 3 V
-12,5 mW máximo a 1 MSPS con alimentación de 5 V
16 entradas (single-ended) con secuenciador
Amplio ancho de banda de entrada: 69,5 dB SNR a 50 kHz de frecuencia de entrada
Gestión flexible de la alimentación/velocidad del reloj serie
Sin retrasos en los oleoductos
Interfaz serie de alta velocidad, compatible con SPI/QSPI™/MICROWIRE™/ DSP.
Modo de apagado total: 0,5 µA máximo
Paquetes TSSOP de 28 terminales y LFCSP de 32 terminales
Certificación AEC-Q100 para aplicaciones de automoción

 

APLICACIONES

Supervisión multicanal del sistema
Equipos a pilas
Supervisión de líneas eléctricas
Adquisición de datos, instrumentación y control de procesos

 

Más información

PRODUCTOS DESTACADOS

1.El AD7490 ofrece velocidades de transferencia de hasta 1 MSPS. Al máximo rendimiento con 3 V de alimentación, el AD7490 disipa sólo 5,4 mW de potencia.
2.Se puede seleccionar una secuencia de canales, a través de la cual el AD7490 cicla y convierte.
3.El AD7490 funciona con una única alimentación de 2,7 V a 5,25 V. La tensión VCONDUCIR permite que la interfaz serie se conecte directamente a sistemas de procesador de 3 V o 5 V independientemente de VDD.
4.La tasa de conversión viene determinada por el reloj serie, lo que permite reducir el tiempo de conversión mediante el aumento de la velocidad del reloj serie. La parte también cuenta con varios modos de apagado para maximizar la eficiencia energética a tasas de rendimiento más bajas. El consumo de energía es de 0,5 µA, como máximo, cuando está en apagado total.
5.La pieza incorpora un ADC estándar de aproximación sucesiva con control preciso del instante de muestreo a través de una entrada CS y control de conversión una vez apagado.

Aislamiento de canal a canal

El aislamiento entre canales es una medida del nivel de diafonía entre canales. Se mide aplicando una señal sinusoidal a escala completa de 400 kHz a los 15 canales de entrada no seleccionados y determinando cuánto se atenúa esa señal en el canal seleccionado con una señal de 50 kHz.

PSR (rechazo de la fuente de alimentación)

Las variaciones en la alimentación afectan a la transición a fondo de escala, pero no a la linealidad del convertidor. El rechazo de la fuente de alimentación es el cambio máximo en el punto de transición a fondo de escala debido a un cambio en la tensión de alimentación con respecto al valor nominal.

Tiempo de adquisición de seguimiento y retención

El amplificador de seguimiento y retención vuelve al modo de seguimiento en el 14º flanco descendente de SCLK. El tiempo de adquisición de seguimiento y retención es el tiempo mínimo necesario para que el amplificador de seguimiento y retención permanezca en modo de seguimiento para que su salida alcance y se establezca dentro de ±1 LSB de la señal de entrada aplicada, dado un cambio de paso en la señal de entrada.