CARACTERÍSTICAS

Rango de retardo: 1µs a 33,6 segundos

Configurado con 1 a 3 resistencias

Retardo Error Máx:

- 512µs

- <3,4% para retardo de 8µs a 512µs

- <5.1% para retardo de 1µs a 8µs

Retrasar uno o ambos bordes de subida/bajada

Funcionamiento con alimentación única de 2,25 V a 5,5 V

70µA Corriente de alimentación a 10µs de retardo

500µs Tiempo de arranque

Controlador de salida CMOS Fuentes/Sumideros 20mA

-55°C a 125°C Temperatura de funcionamiento

Disponible en perfil bajo (1 mm) SOT-23 (ThinSOT™) y DFN de 2 mm × 3 mm

Cualificación AEC-Q100 para aplicaciones de automoción

 

APLICACIONES

Discriminadores de ruido/calificadores de impulsos

Coincidencia de retardos

Desactivación del interruptor

Entornos de alta vibración y aceleración

Equipos portátiles y alimentados por batería

 

OPERACIÓN

Retardo controlado por el borde

El LTC6994 es un retardo programable o calificador de impulsos. Puede realizar filtrado de ruido, lo que lo distingue de una línea de retardo (que simplemente retrasa todas las transiciones de entrada).

Cuando la tensión de la patilla de entrada (IN) del LTC6994 pasa de baja a alta, el LTC6994 puede retrasar la transición de salida correspondiente en cualquier momento entre 1µs y 33,6 segundos.

LTC6994-1 Funcionalidad

La figura 3 detalla el funcionamiento básico del LTC6994-1 cuando está configurado para retardar las transiciones de flanco ascendente (POL = 0). Un flanco ascendente en el pin IN inicia la temporización. OUT permanece bajo durante tDELAY . Si IN permanece alta, OUT transicionará a alta después de este tiempo. Si la entrada no permanece alta el tiempo suficiente para que OUT realice una transición alta, la temporización se reiniciará en cada flanco ascendente sucesivo. De esta forma, el LTC6994-1 puede servir como calificador de impulsos, filtrando señales ruidosas o cortas.

En un flanco descendente en la entrada, la salida seguirá inmediatamente (después de un corto retardo de propagación tPD).Tenga en cuenta que el ancho de pulso de salida puede ser extremadamente corto si IN cae inmediatamente después de que OUT suba.

 

FUNCIONES DEL PIN

V+ (Pin 1/Pin 5): Tensión de alimentación (2,25V a 5,5V). Esta alimentación debe mantenerse libre de ruido y rizado. Debe puentearse directamente a la patilla GND con un condensador de 0,1µF.

DIV (Pin 2/Pin 4): Divisor programable y entrada de polaridad. La tensión del pin DIV (VDIV) se convierte internamente en un resultado de 4 bits (DIVCODE). VDIV puede generarse mediante un divisor de resistencia entre V+ y GND. Utilice resistencias 1% para asegurar un resultado preciso. La patilla DIV y las resistencias deben estar protegidas de la patilla OUT o de cualquier otra traza que tenga bordes rápidos. Limite la capacitancia de la patilla DIV a menos de 100pF para que VDIV se estabilice rápidamente. El MSB de DIVCODE (POL) selecciona la funcionalidad de retardo. Para el LTC6994-1, POL = 0 retardará la transición ascendente y POL = 1 retardará la transición descendente. Para el LTC6994 2, ambas transiciones se retrasan por lo que POL = 1 puede utilizarse para invertir la salida.

SET (Pin 3/Pin 3): Entrada de ajuste de retardo. La tensión en la patilla SET (VSET) está regulada a 1V por encima de GND. La cantidad de corriente suministrada por el pin SET (ISET) programa la frecuencia del oscilador maestro. El rango de corriente ISET es de 1.25µA a 20µA. La transición de salida retardada no se producirá si ISET cae por debajo de aproximadamente 500nA. Una vez que ISET aumente por encima de 500nA el flanco retardado realizará la transición.

Una resistencia conectada entre SET y GND es la forma más precisa de ajustar el retardo. Para un mejor rendimiento, utilice una resistencia de precisión de metal o de película fina de 0,5% o mejor tolerancia y 50ppm/°C o mejor coeficiente de temperatura. Para aplicaciones de menor precisión se puede utilizar una resistencia económica de película gruesa de 1%.

Limite la capacitancia en el pin SET a menos de 10pF para minimizar el jitter y asegurar la estabilidad. Una capacitancia inferior a 100pF mantiene la estabilidad del circuito de realimentación que regula la tensión VSET.

IN (Pin 4/Pin 1): Entrada lógica. Dependiendo de la versión y de la configuración del bit POL, los flancos ascendentes o descendentes en IN se propagarán a OUT después de un retardo programable. El LTC6994-1 retardará sólo el flanco ascendente o descendente. El LTC6994-2 retardará ambos flancos.

GND (Pin 5/Pin 2): Tierra. Ate a un plano de tierra de baja inductancia para un mejor rendimiento.

OUT (Pin 6/Pin 6): Salida. El pin OUT oscila de GND a V+ con una resistencia de salida de aproximadamente 30Ω. Cuando se alimenta un LED u otra carga de baja impedancia, debe utilizarse una resistencia de salida en serie para limitar la corriente de origen/sumidero a 20 mA.