Características

  • Tensión de funcionamiento de 2 V a 5,5 V
  • Baja corriente de alimentación 1 μA
  • Modo de prueba integrado
  • Entrada única de pulsador Smart Reset™ con retardo de configuración de restablecimiento ampliado fijo (tSRC) de 0,5 s a 10 s en pasos de 0,5 s (típ.), opción con resistencia de pull-up de entrada interna.
  • Duración del impulso de restablecimiento controlado por pulsador
  • Opción 1: totalmente controlada por pulsador, sin anchura de impulso fija o mínima garantizada
  • Opción 2: duración definida del impulso de restablecimiento de la salida (tREC), programada en fábrica
  • Salida de reset única
  • Activo-bajo o activo-alto
  • Push-pull o drenaje abierto con resistencia pull-up opcional
  • Niveles fijos de tensión lógica de entrada de Smart Reset
  • Temperatura de funcionamiento: de -40 °C a 85 °C
  • Encapsulado UDFN6 1,00 mm x 1,45 mm
  • ECOPACK®2 (cumple la directiva RoHS, sin halógenos)

 

Aplicaciones

  • Teléfonos móviles, smartphones, PDA
  • Libros electrónicos
  • Reproductores MP3
  • Juegos
  • Dispositivos de navegación portátiles
  • Cualquier aplicación que requiera una respuesta retardada del pulsador de reinicio para mejorar la estabilidad del sistema.

Descripción

Los dispositivos Smart ResetTM proporcionan una función útil que garantiza que los cierres de pulsador de reinicio corto involuntarios no provoquen reinicios del sistema. Esto se consigue implementando un tiempo de retardo de entrada de Smart Reset ampliado (tSRC), que garantiza un reinicio seguro y elimina la necesidad de un botón de reinicio específico dedicado.

Esta configuración de reinicio proporciona versatilidad y permite a la aplicación distinguir entre una interrupción generada por software y un reinicio duro del sistema. Cuando el pulsador de entrada está conectado a la entrada de interrupción del microcontrolador, y está cerrado durante un breve periodo de tiempo, el procesador sólo puede interrumpirse. Si el sistema sigue sin responder correctamente, continuar manteniendo los pulsadores cerrados durante el tiempo de configuración extendido tSRC provoca un hard reset del procesador a través de la salida de reset.

El STM6519 tiene una entrada de Reset Inteligente (SR) con un tiempo de retardo preestablecido (tSRC). La salida de reset (RST) se activa después de que la entrada Smart Reset se mantenga activa durante el tiempo de retardo tSRC seleccionado. La salida RST permanece activada hasta que la entrada SR pasa a un nivel lógico inactivo (es decir, no se establece una anchura de impulso de reset fija ni mínima) o la duración del impulso de reset de salida se fija para tREC (es decir, programado de fábrica). El dispositivo funciona completamente en un amplio rango de VCC de 2,0 V a 5,5 V.

 

Modo de prueba

Después de tirar de SR hasta VTEST (VCC + 1,4 V) o superior, el contador empieza a contar el tSRC-INI inicial acortado (42 ms, típ.). Una vez transcurrido tSRC-INI, la salida RST baja durante tREC (si se utiliza la opción tREC) o permanece baja mientras se detecte sobretensión en SR (si no se utiliza la opción tREC). Esto es realimentación, y el usuario sólo sabe que el dispositivo está bloqueado en modo test. Cada vez que la entrada SR se conecta a masa en modo test, se utiliza un tSRC-SHORT acortado (tSRC/128) en lugar del tSRC normal (0,5 s - 10 s). De este modo, el dispositivo puede probarse rápidamente sin repetir el disparo en modo de prueba. La vuelta al modo normal es posible realizando un nuevo arranque del dispositivo (es decir, VCC pasa a 0 V y vuelve a su estado original).

Las ventajas de esta solución son su alta inmunidad al glitch, la respuesta del usuario respecto a la entrada en modo de prueba y la posibilidad de realizar pruebas dentro de todo el rango VCC.

 

Alimentación (VCC)

Este pin se utiliza para proporcionar alimentación al dispositivo Smart Reset. Se recomienda conectar un condensador de desacoplamiento cerámico de 0,1 µF entre los pines VCC y VSS, lo más cerca posible del dispositivo STM6519.

 

Secuencia de encendido

En modo normal, si se utilizan diferentes dominios de tensión del lado de entrada (SR) y VCC, la secuencia de encendido debe evitar que se cumpla la condición de entrada en modo de prueba para evitar la entrada inadvertida en modo de prueba: no debe haber un alto lógico presente en la entrada SR antes del encendido de VCC.

Sin embargo, si VCC y V(SR) suben al mismo tiempo (por ejemplo, si ambos están en el mismo dominio de tensión), el dispositivo se iniciará de forma segura en el modo de funcionamiento normal, con la salida RST inactiva (en modo High-Z para la opción de drenaje abierto).