Description

Les STM32H750xB sont basés sur le cœur RISC 32 bits haute performance Arm Cortex-M7 fonctionnant jusqu'à 480 MHz. Le cœur Cortex-M7 comporte une unité de virgule flottante (FPU) qui prend en charge les instructions de traitement de données et les types de données en double précision (conformes à la norme IEEE 754) et en simple précision d'Arm. Les STM32H750xB supportent un ensemble complet d'instructions DSP et une unité de protection de la mémoire (MPU) pour améliorer la sécurité des applications.

Les STM32H750xB intègrent des mémoires embarquées à grande vitesse avec une mémoire flash de 128 Ko, jusqu'à 1 Mo de RAM (dont 192 Ko de RAM TCM, jusqu'à 864 Ko de SRAM utilisateur et 4 Ko de SRAM de sauvegarde), ainsi qu'une large gamme d'E/S et de périphériques améliorés connectés aux bus APB, aux bus AHB, à la matrice de bus multi-AHB 2×32 bits et à une interconnexion AXI multicouche permettant l'accès à la mémoire interne et externe.

Tous les dispositifs offrent trois ADC, deux DAC, deux comparateurs à très faible consommation, un RTC à faible consommation, un timer à haute résolution, 12 timers 16 bits à usage général, deux timers PWM pour le contrôle des moteurs, cinq timers à faible consommation, un véritable générateur de nombres aléatoires (RNG) et une cellule d'accélération cryptographique. Les dispositifs prennent en charge quatre filtres numériques pour modulateurs sigma-delta externes (DFSDM). Ils sont également dotés d'interfaces de communication standard et avancées.

  • Périphériques standard

- Quatre I2C

- Quatre USART, quatre UART et un LPUART

- Six SPI, trois I2S en mode Half-duplex. Pour obtenir une précision de classe audio, les périphériques I2S peuvent être cadencés par une PLL audio interne dédiée ou par une horloge externe pour permettre la synchronisation.

- Quatre interfaces audio série SAI

- Une interface SPDIFRX

- Un SWPMI (Single Wire Protocol Master Interface)

- Esclaves d'entrée/sortie de données de gestion (MDIO)

- Deux interfaces SDMMC

- Une interface USB OTG à pleine vitesse et une interface USB OTG à haute vitesse avec capacité de pleine vitesse (avec l'ULPI)

- Une interface FDCAN et une interface TT-FDCAN

- Une interface Ethernet

- Accélérateur Chrom-ART

- HDMI-CEC

  • Périphériques avancés comprenant

- Une interface de contrôle de la mémoire flexible (FMC)

- Une interface de mémoire flash Quad-SPI

- Une interface de caméra pour les capteurs CMOS

- Un contrôleur d'écran LCD-TFT

- Un compresseur/décompresseur matériel JPEG

 

Arm Cortex-M7 avec FPU

Le processeur Arm Cortex-M7 avec FPU à double précision est la dernière génération de processeurs Arm pour les systèmes embarqués. Il a été développé pour fournir une plate-forme à faible coût qui répond aux besoins de mise en œuvre des MCU, avec un nombre réduit de broches et une consommation d'énergie optimisée, tout en offrant des performances de calcul exceptionnelles et une faible latence d'interruption.

Le processeur Cortex-M7 est un processeur très efficace et très performant :

  • Pipeline à double émission en six étapes
  • Prédiction dynamique des branches
  • Architecture Harvard avec caches L1 (16 Kbytes de I-cache et 16 Kbytes de D-cache)
  • Interface AXI 64 bits
  • Interface ITCM 64 bits
  • 2×32-bit DTCM interfaces

Les interfaces de mémoire suivantes sont prises en charge :

  • Bus d'instructions et de données séparés (architecture Harvard) pour optimiser la latence de l'unité centrale.
  • Interface TCM (Tightly Coupled Memory) conçue pour des accès SRAM rapides et déterministes
  • Interface de bus AXI pour optimiser les transferts en rafale
  • Bus périphérique AHB-Lite (AHBP) dédié à faible latence pour la connexion aux périphériques.

Le processeur prend en charge un ensemble d'instructions DSP qui permettent un traitement efficace des signaux et l'exécution d'algorithmes complexes.

Il prend également en charge la FPU (unité à virgule flottante) à simple et double précision. Il accélère le développement de logiciels en utilisant des outils de développement en métalangage, tout en évitant la saturation.

 

Unité de protection de la mémoire (MPU)

L'unité de protection de la mémoire (MPU) gère les droits d'accès de l'unité centrale et les attributs des ressources du système. Elle doit être programmée et activée avant d'être utilisée. Ses principaux objectifs sont d'empêcher un programme utilisateur non fiable de corrompre accidentellement des données utilisées par le système d'exploitation et/ou par une tâche privilégiée, mais aussi de protéger des processus de données ou des régions de mémoire protégées en lecture.

Le MPU définit les règles d'accès pour les accès privilégiés et les accès au programme utilisateur. Elle permet de définir jusqu'à 16 régions protégées qui peuvent à leur tour être divisées en 8 sous-régions indépendantes, où l'adresse, la taille et les attributs de la région peuvent être configurés. La zone de protection s'étend de 32 octets à 4 gigaoctets de mémoire adressable.

Lorsqu'un accès non autorisé est effectué, une exception de gestion de la mémoire est générée.