ОСОБЕННОСТИ

► Одиночные 8-, 10-, 12-битные ЦАП, 2 LSB INL

► 6-выводные корпуса LFCSP и SC70

► Работа в режиме микропотребления: 100 мкА максимум при 5 В

► Снижение мощности до <150 нА при 3 В

► Питание от 2,7 В до 5,5 В

► Гарантированная монотонность при проектировании

► Сброс при включении питания до 0 В с обнаружением перебоев в работе

► 3 функции отключения питания

► Последовательный интерфейс, совместимый с I2C, поддерживает стандартный (100 кГц), быстрый (400 кГц) и высокоскоростной (3,4 МГц) режимы.

► Выходной буферный усилитель на кристалле, работа в режиме "рельс в рельс

► Сертификат AEC-Q100 для применения в автомобильной промышленности

 

ПРИЛОЖЕНИЯ

► Управление технологическими процессами

► Системы сбора данных

► Портативные приборы с батарейным питанием

► Цифровая регулировка усиления и смещения

► Программируемые источники напряжения и тока

► Программируемые аттенюаторы

 

ОБЩЕЕ ОПИСАНИЕ

AD5602/AD5612/AD5622, представители семейства nanoDAC®, представляют собой одиночные 8-, 10-, 12-разрядные буферизованные цифро-аналоговые преобразователи (ЦАП), работающие от одного источника питания напряжением от 2,7 до 5,5 В и потребляющие

В AD5602/AD5612/AD5622 используется двухпроводной последовательный интерфейс I2C, совместимый со стандартным (100 кГц), быстрым (400 кГц) и высокоскоростным (3,4 МГц) режимами.

Для AD5602/AD5612/AD5622 опорные сигналы поступают от входов источника питания, что обеспечивает максимально широкий динамический диапазон выходного сигнала. В каждом устройстве реализована схема сброса при включении питания, которая обеспечивает подачу на выход ЦАП напряжения 0 В и сохраняет его до тех пор, пока в устройство не будет произведена корректная запись. Устройства содержат функцию понижения питания, которая снижает потребляемый ими ток до <150 нА при напряжении 3 В и обеспечивает программно выбираемую выходную нагрузку в режиме понижения питания. Устройства переводятся в режим отключения питания по последовательному интерфейсу. Низкое энергопотребление AD5602/AD5612/AD5622 в нормальном режиме работы делает их идеально подходящими для использования в портативном оборудовании, работающем от батарей. Типичная потребляемая мощность составляет 0,4 мВт при напряжении 5 В.

 

ОСНОВНЫЕ ХАРАКТЕРИСТИКИ ПРОДУКЦИИ

  1. Выпускается в 6-выводных корпусах LFCSP и SC70.
  2. Максимальное энергопотребление 100 мкА, работа от одного источника питания. Эти устройства работают от одного источника питания 2,7-5,5 В, обычно потребляя 0,2 мВт при 3 В и 0,4 мВт при 5 В, что делает их идеальными для приложений с батарейным питанием.
  3. Встроенный в микросхему выходной буферный усилитель позволяет выходному сигналу ЦАП колебаться от шины к шине с типичной скоростью нарастания 0,5 В/мкс.
  4. Опорный сигнал, получаемый от источника питания.
  5. Стандартный, быстрый и высокоскоростной режимы интерфейса I2C.
  6. Разработаны для очень низкого энергопотребления.
  7. Возможность отключения питания. При выключенном питании ЦАП обычно потребляет <150 нА при напряжении 3 В.
  8. Сброс при включении питания и обнаружение перебоев в работе.

 

ПОСЛЕДОВАТЕЛЬНЫЙ ИНТЕРФЕЙС

AD5602/AD5612/AD5622 имеют 2-проводные последовательные интерфейсы с поддержкой I2C. AD5602/AD5612/ AD5622 могут быть подключены к шине I2C в качестве целевого устройства под управлением устройства-контроллера.

AD5602/AD5612/AD5622 поддерживают стандартный (100 кГц), быстрый (400 кГц) и высокоскоростной (3,4 МГц) режимы передачи данных. Поддержка 10-битной адресации и адресации по общему вызову не предусмотрена.

AD5602/AD5612/AD5622 имеют 7-битный целевой адрес. Пять старших битов (MSB) равны 00011, а два младших бита определяются состоянием вывода ADDR. Возможность жесткого изменения ADDR позволяет подключить к одной шине до трех таких устройств.

Протокол двухпроводной последовательной шины работает следующим образом:

  1. Контроллер инициирует передачу данных, устанавливая условие запуска, когда на линии SDA происходит переход от высокого к низкому уровню при высоком уровне SCL. Следующим байтом является байт адреса, состоящий из 7-битного целевого адреса. Целевой адрес, соответствующий переданному адресу, отвечает на запрос, подавая низкий уровень на SDA во время девятого тактового импульса (это называется битом подтверждения). На этом этапе все остальные устройства на шине остаются бездействующими, пока выбранное устройство ожидает записи данных в свой сдвиговый регистр или чтения из него.
  2. Данные передаются по последовательной шине в виде последовательностей из девяти тактовых импульсов (восемь битов данных, за которыми следует бит подтверждения). Переход по линии SDA должен происходить во время низкого периода SCL и оставаться стабильным во время высокого периода SCL.
  3. Когда все биты данных прочитаны или записаны, устанавливается состояние останова. В режиме записи контроллер подтягивает линию SDA к высокому уровню во время 10-го тактового импульса для создания условия останова. Если условие останова возникает между 7-м и 8-м тактовыми импульсами адресного кадра I2C, для восстановления устройства требуется цикл питания. В режиме чтения контроллер выдает сигнал отсутствия подтверждения на девятый тактовый импульс (то есть линия SDA остается высокой). Затем контроллер переводит линию SDA в низкий уровень перед 10-м тактовым импульсом, а затем в высокий уровень во время 10-го тактового импульса, чтобы установить состояние останова.