ОБЩЕЕ ОПИСАНИЕ

AD9152 - это двойной 16-разрядный цифро-аналоговый преобразователь (ЦАП) с высоким динамическим диапазоном, обеспечивающий максимальную частоту дискретизации 2,25 GSPS и позволяющий генерировать многополосные сигналы вплоть до частоты Найквиста. Выходы ЦАП оптимизированы для взаимодействия с аналоговым квадратурным модулятором (AQM) ADRF6720 от Analog Devices, Inc. Дополнительный 3- или 4-проводной интерфейс последовательного порта (SPI) обеспечивает программирование/восстановление многих внутренних параметров. Полномасштабный выходной ток может быть запрограммирован в диапазоне от 4 мА до 20 мА. AD9152 выпускается в 56-выводном корпусе LFCSP. AD9152 является представителем семейства TxDAC+.

 

ОСНОВНЫЕ ХАРАКТЕРИСТИКИ ПРОДУКЦИИ

 

1. Сверхширокая полоса пропускания сигнала позволяет создавать новые широкополосные и многополосные беспроводные приложения.

2.Передовые технологии проектирования с низким уровнем помех и искажений обеспечивают высокое качество синтеза широкополосных сигналов от базовой полосы до высоких промежуточных частот.

3.Поддержка JESD204B Subclass 1 упрощает многочиповую синхронизацию при разработке программного и аппаратного обеспечения.

4.Меньшее количество выводов для ширины интерфейса данных с четырехполосным интерфейсом JESD204B с сериализатором/десериализатором (SERDES).

5.Программируемая функция разрешения передачи позволяет легко найти баланс между потребляемой мощностью и временем пробуждения.

6.Малый размер корпуса с площадью основания 8 мм × 8 мм.

 

    ОСОБЕННОСТИ

    Поддержка скорости передачи входных данных до 1,125 GSPS

    Собственная конструкция с низким уровнем помех и искажений

    Однонесущая полоса пропускания (BW) LTE 20 МГц, ACLR = 77 дБк при ПЧ 180 МГц

    SFDR = 72 дБк при ПЧ 150 МГц, -6 дБФС

    Гибкий 4-полосный интерфейс JESD204B

    Синхронизация нескольких микросхем

    Фиксированная задержка

    Компенсация задержки генератора данных Выбираемый фильтр интерполяции 1×, 2×, 4× и 8×

    Архитектура с низким энергопотреблением Определение мощности входного сигнала

    Аварийный останов для защиты аналоговых схем ниже по потоку

    Функция разрешения передачи позволяет дополнительно экономить электроэнергию

    Высокопроизводительный умножитель тактовых импульсов с фазовой автоподстройкой (PLL) с низким уровнем шума

    Цифровой инверсный синк-фильтр и программируемый фильтр с конечной импульсной характеристикой (FIR)

    Низкая мощность: 1223 мВт при 1,5 GSPS, 1406 мВт при 2,0 GSPS, полные рабочие условия

    56-выводной LFCSP с открытой площадкой

     

    ПРИЛОЖЕНИЯ

    Беспроводная связь

    Многоканальные базовые станции LTE и GSM

    Широкополосные ретрансляторы

    Программно-определяемые радиостанции

    Широкополосная связь

    Микроволновые радиостанции "точка-точка

    LMDS/MMDS

    Разнообразие передачи, множественный вход/множественный выход (MIMO) Приборы

    Автоматизированное испытательное оборудование

     

    ТЕОРИЯ ЭКСПЛУАТАЦИИ

    AD9152 - это 16-разрядный двойной ЦАП с интерфейсом SERDES. Четыре высокоскоростные последовательные линии передают данные с максимальной скоростью 12,38 Гбит/с и скоростью входных данных 1,238 GSPS на ЦАПы. По сравнению с интерфейсами LVDS или CMOS, интерфейс SERDES упрощает количество выводов, разводку платы и требования к входному тактовому генератору устройства. Тактовый генератор для входных данных формируется из тактового генератора устройства (требуется по спецификации JESD204B). Источником тактового сигнала устройства может служить опорный тактовый генератор PLL, используемый встроенным PLL для генерации тактового сигнала ЦАП, высокоточный прямой внешний тактовый генератор выборки ЦАП или радиочастотный тактовый генератор с частотой 2× ЦАП. Устройство может быть сконфигурировано для работы в одно-, двух- или четырехполосном режиме в зависимости от требуемой скорости передачи входных данных. Цифровой тракт данных AD9152 предлагает четыре режима интерполяции (1×, 2×, 4× и 8×) через три полуполосных фильтра с максимальной частотой дискретизации ЦАП 2,25 GSPS. Инверсный фильтр sinc компенсирует спад, связанный с sinc. Фильтр PFIR компенсирует усиление по частоте более гибким способом. Ядра ЦАП AD9152 обеспечивают полностью дифференциальный токовый выход с номинальным полномасштабным током 20 мА. Полный ток, IOUTFS, регулируется пользователем в диапазоне от 4,04 мА до 20,22 мА, как правило. Дифференциальные токовые выходы являются комплементарными и оптимизированы для простой интеграции с AQM ADRF6720 компании Analog Devices. AD9152 поддерживает многокристальную синхронизацию, которая позволяет синхронизировать несколько ЦАПов и установить постоянную и детерминированную задержку (блокировку задержки) для ЦАПов. Задержка для каждого из ЦАП остается постоянной от установления соединения до установления соединения. Внешний сигнал выравнивания (SYSREF±) делает AD9152 совместимым с классом 1. В системе доступны несколько режимов работы с сигналом SYSREF±. SPI конфигурирует различные функциональные блоки и контролирует их состояние. Для правильной работы различные функциональные блоки и интерфейс данных должны быть настроены в определенной последовательности (см. раздел "Руководство по настройке устройства"). Простые процедуры инициализации SPI настраивают канал JESD204B и включены в комплект поставки оценочной платы. В следующих разделах различные блоки AD9152 описаны более подробно. Приводятся описания интерфейса JESD204B, параметров управления и различных регистров для настройки и мониторинга устройства. Рекомендуемая процедура запуска обеспечивает надежную настройку канала передачи данных.