ОСОБЕННОСТИ

Работа от одного источника питания 3 В (от 2,7 В до 3,6 В)

SNR = 70,4 дБк по Найквисту

SFDR = 87,8 дБк по Найквисту

Низкая мощность: 366 мВт

Дифференциальный вход с полосой пропускания 500 МГц

Опорный сигнал и удержание выборки на кристалле

DNL = ±0,4 LSB

Гибкий аналоговый вход: Диапазон от 1 В p-p до 2 В p-p

Формат данных двоичного или двойного дополнения смещения

Стабилизатор рабочего цикла часов

 

ПРИЛОЖЕНИЯ

Высокотехнологичное медицинское оборудование для визуализации

Выборка ПЧ в приемниках связи

WCDMA, CDMA-One, CDMA-2000

Приборы, работающие от аккумуляторов

Ручные скопметры

Недорогие цифровые осциллографы

Подсистемы DTV

 

ОБЩЕЕ ОПИСАНИЕ

AD9236 - это монолитный аналого-цифровой преобразователь с одним питанием 3 В, 12-разрядный, 80 MSPS, оснащенный высокопроизводительным усилителем выборки и удержания (SHA) и опорным напряжением. AD9236 использует многоступенчатую дифференциальную конвейерную архитектуру с логикой коррекции ошибок на выходе, что обеспечивает 12-битную точность при 80 MSPS и гарантирует отсутствие пропущенных кодов во всем диапазоне рабочих температур.

Широкополосный, истинно дифференциальный SHA позволяет использовать различные диапазоны входных сигналов и общие режимы, включая односторонние приложения. Он подходит для мультиплексированных систем, переключающих полномасштабные уровни напряжения в последовательных каналах, и для дискретизации одноканальных входов на частотах, значительно превышающих частоту Найквиста. В сочетании со снижением мощности и стоимости по сравнению с ранее доступными аналого-цифровыми преобразователями, AD9236 подходит для применения в системах связи, визуализации и медицинского ультразвука.

Односторонний тактовый вход используется для управления всеми внутренними циклами преобразования. Стабилизатор рабочего цикла (DCS) компенсирует широкие колебания рабочего цикла тактового генератора, сохраняя при этом отличные общие характеристики АЦП. Цифровые выходные данные представлены в форматах прямой двоичной системы или двойного дополнения. Сигнал выхода за пределы диапазона (OTR) указывает на состояние переполнения и может быть использован вместе со старшим битом для определения низкого или высокого уровня переполнения. Изготовленный по усовершенствованному КМОП-технологическому процессу, AD9236 выпускается в 28-выводном корпусе TSSOP и 32-выводном корпусе LFCSP и рассчитан на работу в промышленном диапазоне температур (от -40°C до +85°C).

 

ОСНОВНЫЕ ХАРАКТЕРИСТИКИ ПРОДУКЦИИ

  1. AD9236 работает от одного источника питания 3 В и имеет отдельный драйвер цифрового выхода для работы с логическими семействами 2,5 В и 3,3 В.
  2. Работая на скорости 80 MSPS, AD9236 потребляет мало 366 мВт.
  3. Запатентованный вход SHA сохраняет отличные характеристики при входных частотах до 100 МГц и может быть сконфигурирован для односторонней или дифференциальной работы.
  4. AD9236 совместим по выводам с AD9215, AD9235 и AD9245. Это позволяет упростить переход от 10 бит к 14 битам и от 20 MSPS к 80 MSPS.
  5. DCS сохраняет общую производительность АЦП в широком диапазоне длительностей тактовых импульсов.
  6. Бит выхода OTR указывает, когда сигнал выходит за пределы выбранного диапазона входного сигнала.

 

ТЕОРИЯ ЭКСПЛУАТАЦИИ

Архитектура AD9236 состоит из фронтального усилителя выборки и удержания (SHA), за которым следует конвейерный АЦП с переключаемым конденсатором. Конвейерный АЦП разделен на три секции, состоящие из 4-битного первого каскада, за которым следуют восемь 1,5-битных каскадов и конечный 3-битный флэш. Каждый каскад обеспечивает достаточное перекрытие для исправления ошибок вспышки в предыдущих каскадах. Квантованные выходы каждого каскада объединяются в конечный 12-битный результат в логике цифровой коррекции. Конвейерная архитектура позволяет первому этапу работать с новой входной выборкой, в то время как остальные этапы работают с предыдущими выборками. Выборка происходит по нарастающему фронту тактового генератора.

Каждый этап конвейера, за исключением последнего, состоит из флеш-АЦП низкого разрешения, подключенного к ЦАП с переключаемым конденсатором и межкаскадного усилителя остатка (MDAC). Усилитель остатков увеличивает разницу между восстановленным выходом ЦАП и входом флэш-памяти для следующего этапа конвейера. На каждом этапе используется один бит избыточности, чтобы облегчить цифровую коррекцию ошибок во вспышке. Последний каскад состоит из АЦП для флэш-памяти.

Входной каскад содержит дифференциальный SHA, который может быть подключен по переменному или постоянному току в дифференциальном или одностороннем режимах. Блок выходного каскада выравнивает данные, выполняет коррекцию ошибок и передает данные в выходные буферы. Выходные буферы питаются от отдельного источника, что позволяет регулировать размах выходного напряжения. Во время выключения питания выходные буферы переходят в высокоимпедансное состояние.