Описание

The AT24C256C provides 262,144 bits of Serial Electrically Erasable and Programmable Read-Only Memory (EEPROM) organized as 32,768 words of 8 bits each. The device’s cascading feature allows up to eight devices to share a common two-wire bus. The device is optimized for use in many industrial and commercial applications where low-power and low-voltage operation are essential. The devices are available in space‑saving 8-lead SOIC, 8-lead TSSOP, 8-pad UDFN and 8-ball VFBGA packages. All packages operate from 1.7V to 5.5V.

 

Характеристики

• Low-Voltage and Standard-Voltage Operation:
- VCC = от 1,7 В до 5,5 В
• Internally Organized as 32,768 x 8 (256K)
- Диапазон промышленных температур: от -40°C до +85°C
- Совместимый с I2C (двухпроводной) последовательный интерфейс:
- 100 кГц Стандартный режим, 1,7...5,5 В
- 400 кГц Быстрый режим, от 1,7 до 5,5 В
- 1 МГц Быстрый режим Plus (FM+), 2,5...5,5 В
- Триггеры Шмитта, фильтрованные входы для подавления шумов
- Двунаправленный протокол передачи данных
- Вывод защиты от записи для аппаратной защиты данных всего массива
- Сверхнизкий активный ток (не более 3 мА) и ток в режиме ожидания (не более 6 мкА)
• 64-Byte Page Write Mode:
- Разрешена частичная запись страниц
- Режимы случайного и последовательного чтения
- Самостоятельный цикл записи в течение 5 мс Максимум
• ESD Protection >4,000V
- Высокая надежность:
- Выносливость: 1 000 000 циклов записи
- Хранение данных: 100 лет
- Варианты экологичной упаковки (не содержит свинца/галоида/совместима с RoHS)
- Варианты продажи матриц: Форма пластин и неровные пластины

 

Входы адреса устройства (A0, A1, A2)

Выводы A0, A1 и A2 - это входы адреса устройства, которые подключаются жестко (непосредственно к GND или к VCC) для совместимости с другими двухпроводными устройствами последовательной памяти EEPROM. При жестком подключении выводов на одной шине можно адресовать до восьми устройств. Устройство выбирается при совпадении аппаратного и программного обеспечения. Если оставить эти выводы плавающими, то выводы A0, A1 и A2 будут внутренне подтянуты к GND. Однако из-за емкостной связи, которая может возникнуть в приложениях заказчика, Microchip рекомендует всегда подключать адресные выводы к известному состоянию. При использовании подтягивающего резистора Microchip рекомендует использовать 10 кОм или меньше.

 

Device Operation and Communication

The AT24C256C operates as a client device and utilizes a simple I2C-compatible two-wire digital serial interface to communicate with a host controller, commonly referred to as the bus host. The host initiates and controls all read and write operations to the client devices on the serial bus, and both the host and the client devices can transmit and receive data on the bus.
The serial interface is comprised of just two signal lines: Serial Clock (SCL) and Serial Data (SDA). The SCL pin is used to receive the clock signal from the host, while the bidirectional SDA pin is used to receive command and data information from the host as well as to send data back to the host. Data is always latched into the AT24C256C on the rising edge of SCL and always output from the device on the falling edge of SCL. Both the SCL and SDA pins incorporate integrated spike suppression filters and Schmitt Triggers to minimize the effects of input spikes and bus noise.
All command and data information is transferred with the Most Significant bit (MSb) first. During bus communication, one data bit is transmitted every clock cycle, and after eight bits (one byte) of data have been transferred, the receiving device must respond with either an Acknowledge (ACK) or a No-Acknowledge (NACK) response bit during a ninth clock cycle (ACK/NACK clock cycle) generated by the host. Therefore, nine clock cycles are required for every one byte of data transferred. There are no unused clock cycles during any read or write operation, so there must not be any interruptions or breaks in the data stream during each data byte transfer and ACK or NACK clock cycle.
During data transfers, data on the SDA pin must only change while SCL is low and the data must remain stable while SCL is high. If data on the SDA pin changes while SCL is high, then either a Start or a Stop condition will occur. Start and Stop conditions are used to initiate and end all serial bus communication between the host and the client devices. The number of data bytes transferred between a Start and a Stop condition is not limited and is determined by the host. In order for the serial bus to be idle, both the SCL and SDA pins must be in the logic high state at the same time.