ПОДРОБНОЕ ОПИСАНИЕ

Микросхема хронометража DS1302 содержит часы/календарь реального времени и 31 байт статической оперативной памяти. Она взаимодействует с микропроцессором через простой последовательный интерфейс. Часы/календарь реального времени отображают секунды, минуты, часы, день, дату, месяц и год. Дата конца месяца автоматически корректируется для месяцев с числом дней менее 31, включая поправки на високосный год. Часы работают в 24- или 12-часовом формате с индикатором AM/PM.

Интерфейс DS1302 с микропроцессором упрощается благодаря использованию синхронной последовательной связи. Для связи с тактовым генератором/ОЗУ требуется всего три провода: CE, I/O (линия данных) и SCLK (последовательный тактовый генератор). Данные могут передаваться в часы/ОЗУ по 1 байту за раз или сериями до 31 байта. DS1302 разработан для работы с очень низким энергопотреблением и сохраняет данные и тактовую информацию менее чем на 1 мкВт.

DS1302 является преемником DS1202. В дополнение к основным функциям хронометража DS1202, DS1302 имеет дополнительные возможности: двойные контакты питания для основного и резервного источников питания, программируемое зарядное устройство для VCC1, а также семь дополнительных байт памяти скретчпада.

 

Описание данных

УПРАВЛЕНИЕ ЦЕПЯМИ И ЧАСАМИ

Подача высокого уровня на вход CE инициирует все передачи данных. Вход CE выполняет две функции. Во-первых, CE включает логику управления, которая обеспечивает доступ к сдвиговому регистру для последовательности адрес/команда. Во-вторых, сигнал CE обеспечивает завершение однобайтовой или многобайтовой передачи данных CE.

Тактовый цикл - это последовательность из нарастающего фронта и спадающего фронта. Для входов данных данные должны быть действительны во время нарастающего фронта тактового импульса, а биты данных выводятся по спадающему фронту тактового импульса. Если на входе CE низкий уровень, вся передача данных прекращается, и вывод ввода/вывода переходит в высокоимпедансное состояние. ВХОД ДАННЫХ

После восьми циклов SCLK, в которых вводится байт команды записи, байт данных вводится по нарастающему фронту следующих восьми циклов SCLK. Дополнительные циклы SCLK игнорируются, если они случайно возникли. Данные вводятся начиная с бита 0.

ВЫХОД ДАННЫХ

После восьми циклов SCLK, в которых вводится байт команды чтения, по падающему фронту следующих восьми циклов SCLK выводится байт данных. Обратите внимание, что первый передаваемый бит данных появляется на первом падающем фронте после записи последнего бита командного байта. Дополнительные циклы SCLK повторно передают байты данных в случае их случайного появления до тех пор, пока CE остается высоким. Такая работа позволяет осуществлять непрерывное чтение в пакетном режиме. Кроме того, вывод ввода/вывода трижды заявляется по каждому нарастающему фронту SCLK. Данные выводятся, начиная с бита 0.

РЕЖИМ ВЗРЫВА

Серийный режим может быть задан как для регистров часов/календаря, так и для регистров ОЗУ по адресу 31 в десятичном формате (биты адреса/команды с 1 по 5 = логическая 1). Как и раньше, бит 6 определяет часы или ОЗУ, а бит 0 - чтение или запись. В местах с 9 по 31 в регистрах часов/календаря или в месте 31 в регистрах ОЗУ нет места для хранения данных. Чтение или запись в пакетном режиме начинаются с бита 0 адреса 0.

При записи в регистры тактового генератора в пакетном режиме для передачи данных необходимо записать первые восемь регистров. Однако при записи в оперативную память в пакетном режиме нет необходимости записывать все 31 байт для передачи данных. Каждый записанный байт будет передан в ОЗУ независимо от того, записаны все 31 байт или нет.

ЧАСЫ/КАЛЕНДАРЬ

Информация о времени и календаре получается путем чтения соответствующих байтов регистра. В таблице 3 показаны регистры RTC. Время и календарь устанавливаются или инициализируются путем записи соответствующих байтов регистра. Содержимое регистров времени и календаря представлено в двоично-десятичном формате (BCD).

Регистр дня недели увеличивается в полночь. Значения, соответствующие дню недели, определяются пользователем, но должны быть последовательными (т. е. если 1 равно воскресенью, то 2 равно понедельнику и т. д.). Нелогичный ввод времени и даты приводит к неопределенной работе.

При чтении или записи регистров времени и даты используются вторичные (пользовательские) буферы для предотвращения ошибок при обновлении внутренних регистров. При чтении регистров времени и даты пользовательские буферы синхронизируются с внутренними регистрами по нарастающему фронту сигнала CE.

Цепочка обратного отсчета сбрасывается при каждой записи в регистр секунд. Передача записи происходит по падающему фронту сигнала CE. Чтобы избежать проблем с переносом, после сброса цепочки обратного отсчета остальные регистры времени и даты должны быть записаны в течение 1 секунды.

DS1302 может работать в 12- или 24-часовом режиме. Бит 7 регистра часов определяется как бит выбора 12- или 24-часового режима. При высоком уровне выбирается 12-часовой режим. В 12-часовом режиме бит 5 - это бит AM/PM, логический высокий уровень которого означает PM. В 24-часовом режиме бит 5 является вторым 10-часовым битом (20-23 часа). Данные часов должны быть заново инициализированы при изменении бита 12/24.